高級芯片設(shè)計工程師

崗位描述：

- 定義模塊級設(shè)計需求，完成設(shè)計文檔，并且用Verilog語言實現(xiàn)；

- 和驗證工程師合作，確定驗證策略及驗證方案，進行功能驗證；

- 能完成代碼覆蓋率的分析，以及模塊在芯片內(nèi)的集成；

- 完成模塊綜合以及靜態(tài)時序分析。

崗位要求：

- 能獨立完成模塊的功能描述，文檔書寫，以及RTL實現(xiàn)；

- 和驗證工程師合作，完成模塊的功能性測試；

- 出色的編程能力（Verilog，C，Perl），有使用SystemVerilog語言經(jīng)驗者優(yōu)先；

- 具有基本的芯片后端設(shè)計知識；

- 熟悉綜合工具（DC）以及時序收斂分析工具（Primetime）等的使用；

- 具有良好的團隊合作以及較強的表達與溝通能力；

- 熟悉FPGA設(shè)計者優(yōu)先考慮；

- 有存儲控制器設(shè)計經(jīng)驗者優(yōu)先考慮；

- 微電子、信息等相關(guān)專業(yè)本科及以上；

- 至少兩年的本職位工作經(jīng)驗。

工作地點：杭州,成都

投遞簡歷