ASIC設(shè)計工程師

崗位描述：

1、定義模塊級設(shè)計需求，完成設(shè)計文檔，并且用Verilog語言實現(xiàn)；

2、對接驗證工程師確定驗證策略及驗證case，完成功能驗證；

3、能完成代碼覆蓋率的分析，以及模塊在芯片內(nèi)的集成；

4、完成模塊綜合以及靜態(tài)時序分析。

崗位要求：

1、微電子、通信、信息工程等相關(guān)專業(yè)本科以上學(xué)歷，碩士研究生優(yōu)先；
2、熟悉ASIC設(shè)計流程及主流EDA工具使用經(jīng)驗，具有基本的芯片后端設(shè)計知識；
3、具有優(yōu)秀的HDL及Script語言編程能力（Verilog，System Verilog，C，Perl等）。

工作地點：杭州,上海

投遞簡歷